![]() 半導体基板表面処理方法
专利摘要:
本発明は、半導体基板の表面を処理するための方法に関し、この方法は、半導体基板の表面を酸化させ、それにより、自然酸化物を人工酸化物に変換するステップと、この人工酸化物を除去し、特に、酸化物のない基板表面を得るステップとを備える。 公开号:JP2011512040A 申请号:JP2010546411 申请日:2009-01-23 公开日:2011-04-14 发明作者:ラドゥアン カーリド, 申请人:エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ; IPC主号:H01L21-02
专利说明:
[0001] 本発明は、半導体基板の表面を処理するための方法に関し、より詳細には、酸化物のない半導体基板表面を準備する方法に関する。] 背景技術 [0002] ある特定の用途に対しては、自然酸化物層が除去されている半導体基板を準備することが必要とされる。例えば、そのような状況の1つは、いわゆる直接シリコン接合(Direct Silicon Bonding:DSB)技術において発生し、このDSB技術においては、典型的には、第1の基板のシリコン(100)表面が、酸化物層を介在させることなく、第2の基板のシリコン(110)表面に直接に接合される。2つの基板をうまく接合できるようにするには、接合界面における考えられるあらゆる酸素発生源または酸化物発生源を除去し、得られるDSB基板の品質を制限する酸化物析出物または酸素析出物の生成を防止することが重要である。例えば、接合表面におけるそのような析出物または酸化物の存在は、小さい接合エネルギの原因となり、接合された2つの基板間において不十分な接着力をもたらす。] [0003] 同じ種類の問題は、歪みシリコン層を形成するプロセス中にも発生する。歪みシリコン層を生成するために、典型的には、単結晶シリコン支持基板から開始し、この単結晶シリコン支持基板上に、緩和シリコンゲルマニウム(SiGe)層が、緩衝層を介して生成される。この緩衝層は、異なる格子定数を備えた2つの結晶構造間に存在する中間層であり、一方の界面領域において、第1の構造(シリコン基板)の格子定数に実質的に等しい格子定数を有し、それの他方の界面領域において、第2の構造(緩和SiGe層)の格子定数に実質的に等しい格子定数を有する。典型的には、緩衝層は、その厚さに沿ってゲルマニウム含有量が徐々にまたは段階的に増加するSiGe層である。そして、緩和緩衝層上に薄い第2の層が成長させられ(典型的には、約200Åの厚さである)、この第2の層は、第2の層の格子定数をその下にある緩和SiGe層の格子定数に適合させ、歪みシリコン層(sSi)となる。従来の状況と同様に、歪みシリコン層の結晶品質は、酸素または酸化物が緩和SiGe層の表面上に存在することによって悪い影響を受ける。] 発明が解決しようとする課題 [0004] 従来技術において、上述した問題の解決方法は、HF処理からなり、これは、疎水性の表面状態をもたらし、これは、自然酸化物層が成長するのを防止する。それにもかかわらず、HF処理がなされたとしても、DSBに適用される場合、小さい接合エネルギしか達成されないことが知られており、また、歪みシリコンに適用される場合、例えば、いわゆる「ウォーターマーク(watermark)」のような欠陥が依然として存在することが知られている。] [0005] したがって、本発明の目的は、DSBに適用される場合に接合エネルギを増加させることができ、かつ改善された結晶品質を備えた歪みシリコン結晶層を得ることができる、改善された半導体基板表面処理方法を提供することである。] 課題を解決するための手段 [0006] この目的は、請求項1に記載の方法によって達成される。この方法によれば、半導体基板の表面から酸化物を除去する(ステップb)前に、自然酸化物を人工酸化物に変換するさらなるステップ(ステップa)が、事前に実行される。] [0007] 驚くべきことに、自然酸化物を人工酸化物に変換し、それに続いて、この人工酸化物を除去することによって、優れた疎水性表面が得られ、それによって、自然酸化物に直接に施されるHF処理を用いた表面処理方法と比較すれば、自然酸化物層の成長をより良好に抑制することができることがわかった。] [0008] 好ましくは、ステップb)は、還元ステップ、詳細には、液体処理、より詳細には、HF処理であってもよい。したがって、従来技術の場合と同じ化学的還元処理が、酸化物を除去するのに使用されてもよく、それにもかかわらず、表面処理に関する上述した改善を達成することができる。] [0009] その変形として、または、それに加えて、ステップb)は、人工酸化物を除去するために、気体処理、詳細には、還元性プラズマまたは還元性雰囲気における熱処理を備えてもよい。ドライ処理によって、基板の表面上における酸素量を減少させることもでき、液体処理と比較して、改善された接合結果が観察された。] [0010] 有利には、還元性プラズマは、還元性気体プラズマおよび不活性ガスプラズマを備えてもよい。不活性ガスを加えることは、不活性ガスのない処理と比較すれば、改善された表面粗さ品質をもたらし、それによって、処理された表面の接合能力をさらに改善することができる。したがって、例えば、水素およびアルゴンを備えた還元性プラズマは、本発明による方法を実現するのに適したものである。] [0011] 好ましい実施形態によれば、半導体基板は、シリコン(110)基板、もしくはシリコン(100)基板、またはSiGe緩衝層およびSiGe緩和層もしくは歪みシリコン層を備えたシリコン基板であってもよい。この種の半導体基板の場合、本発明による方法は、改善された疎水性表面をもたらす。] [0012] 有利には、ステップa)は、自然酸化物が化学量論的な二酸化ケイ素となるように実行され得る。したがって、組成が安定していない自然酸化物を処理する代わりに、ここでは、自然酸化物を既知の化学組成を有する人工酸化物すなわち二酸化ケイ素に変化させることによって、最適化された酸化物除去処理を施すことができ、それによって、上述の改善された疎水性表面を得ることができる。] [0013] 好ましくは、本発明による方法は、酸化物のない基板表面上に歪みシリコン(sSi)層を設けるステップc)をさらに備えてもよい。改善された疎水性表面、詳細には、歪みシリコン層の下にある上述の緩和SiGe層の改善された疎水性表面のおかげで、歪みシリコン層の表面品質を改善することができる。] [0014] さらなる有利な変形によれば、本発明は、特に接合することによって、半導体基板を、酸化物のない基板表面側を用いて第2の半導体基板に貼り合わせるステップd)を備えてもよい。これまでに説明したように、人工酸化物を除去した後の改善された疎水性表面品質によって、接合エネルギを最適化することができる。] [0015] 好ましくは、第2の半導体基板は、同様に、本発明による方法に基づいて処理されたものであってもよい。したがって、両方の表面が最適化されることによって、接合エネルギは、さらに改善される。] 図面の簡単な説明 [0016] 本発明による第1の新しい実施形態を示す図である。 本発明による第1の新しい実施形態を示す図である。 本発明による第1の新しい実施形態を示す図である。 直接シリコン接合に関する第2の実施形態を示す図である。 直接シリコン接合に関する第2の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。 絶縁体基板上に歪みシリコンを用意することを目的とした本発明の第3の実施形態を示す図である。] 実施例 [0017] 本発明の好ましい実施形態が、図面に示され、かつ、以下で詳細に説明される。] [0018] 図1a〜図1cは、本発明による第1の実施形態を示し、この実施形態は、半導体基板1の表面を処理するための方法に関する。処理された基板は、その後、それに続く加工方法に使用されてもよい。] 図1a 図1b 図1c [0019] 最初に、半導体基板1が提供される。例えば、この半導体基板1は、例えば、典型的には歪みシリコン層の成長の開始基板であるシリコンゲルマニウム緩衝層および/またはシリコンゲルマニウム緩和層を備えたシリコン基板のように、半導体基板1上に配置されたさらなる層を有している、又は、有していない(110)基板または(100)基板を備えたシリコンウェーハであってもよい。] [0020] 半導体基板1は半導体ベース3を有し、この半導体ベース3の表面は、自然酸化物層5によって被覆される。] [0021] 図1bは、請求項1に記載のステップa)の結果として、改質された半導体基板1’を示し、このステップa)に基づいて、半導体基板は酸化環境8内に置かれ、この酸化環境8は、自然酸化物層5を人工酸化物層7に変化させ、それによって、半導体ベース3は、自然酸化物の代わりに人工酸化物層7によって被覆される。ステップa)は、少なくともウェーハ上において、前面(図1bにおいては、基板1’の上部主側面)が完全に人工酸化物となるように実行される。] 図1b [0022] 酸化ステップは、液体酸化によって、例えば、オゾン(O3)を用いて、あるいは、気体酸化によって、例えば、酸素プラズマを用いて、あるいは、熱酸化ステップによって、実施されてもよい。酸化ステップは、化学量論的組成が通常は未知である自然酸化物が、化学量論的組成が既知である酸化物となるように実行される。シリコン酸化物の場合、自然酸化物SiOxは、SiO2となる。酸化ステップの後、人工酸化物層7は、150Åよりも薄い厚さ、特に、100Åよりも薄い厚さを有する。] [0023] 自然酸化物から人工酸化物への変換は、XPS(X線分光測定法)のような一般的な分析技術を用いて確認されてもよい。] [0024] その後、改質された半導体基板1’は、還元性雰囲気9内に置かれる(次のプロセスステップの最終結果を示す図1cを参照)。この還元ステップは、人工酸化物層7の化学的な除去をもたらし、それによって、最終的には、さらに改質された半導体基板1”が得られ、この半導体基板1”は、酸化物のない基板表面を提供し、それにより、Si−O結合またはSi−OH結合は、本質的に存在しない。] 図1c [0025] 人工酸化物を除去するための還元ステップは、以下の処理の中の1つまたはそれらを組み合わせたものを用いて実施されてもよい。] [0026] 1つの変形によれば、人工酸化物層7を除去するために、液体処理は、特に、HF処理を用いて実行される。第2の変形によれば、気体処理、詳細には、化学的還元性プラズマまたは還元性雰囲気中における熱処理が施される。化学的還元性プラズマを使用する場合、プラズマ中において還元する役割を有する気体を、基板表面が不必要に材料を除去されることから保護する不活性ガスプラズマと組み合わせるのが好ましい。その結果として、さらに改質された半導体基板1”の表面は、滑らかな状態に維持される。シリコン基板の場合、アルゴン/H2プラズマ処理は、最適な結果をもたらす。] [0027] 人工層は、プラズマ処理の場合、主表面から除去される。実際に、プラズマから発生するイオン衝撃は、上で定義されたウェーハ前面に作用する。裏側表面は、典型的には、イオン衝撃から保護される。液体処理の場合、除去は、図1cに示されるように、両側で発生してもよい。] 図1c [0028] 半導体基板1”上で得られた酸化物のない表面は、自然酸化物が除去された半導体基板と比較して、優れた疎水性を有し、それにより、表面は、酸化物の再成長を防止する。その結果として、この優れた基板1”を使用すれば、その後の加工プロセスのための改善された開始基板を得ることが可能となる。] [0029] 図2aおよび図2bは、改善された半導体基板1”を使用する1つの新しい用途、すなわち、(100)表面を備えたシリコン基板21と(110)基板を備えたシリコン基板23との直接シリコン接合を示す。この実施形態においては、両方の基板21および23は、図1a〜図1cを参照して説明されたように処理されており、したがって、疎水性の表面25および27を提供し、それらの表面25および27は、実質的に、酸化物が存在しない。] 図1a 図1b 図1c 図2a 図2b [0030] 次のステップとして、2つの基板21および23は、接合波(bonding wave)が生成されるように接触させられ、わずかな圧力が加えられる。この接合波は、2つの基板間の界面全体に広がり、それによって、2つの基板21および23をお互いに貼り合わせ、直接接合された新しい基板29を形成する。] [0031] 接合エネルギ、すなわち、2つの基板21と23との貼り合わせの強度を特徴付けるエネルギは、人工酸化物層ではなく自然酸化物層が除去された基板から得られた直接接合基板の接合エネルギと比較して、少なくとも約10倍だけ大きいことが観察された。] [0032] 表1は、これらの結果を示す。] [0033] この表において、接合エネルギは、異なる還元性プラズマ処理ごとに表現される。接合エネルギを決定するのに使用された方法は、Q.Y.TongおよびU.Goseleの「Semiconductor wafer bonding:science and technology」,page:25,1999に詳細に記載される、いわゆる亀裂開口法(crack−opening method)である。実際には、検査は、それぞれの種類のプラズマ処理ごとにいくつかの異なる時間にわたって実行された。しかしながら、表1は、最良の接合エネルギ結果が得られた実験結果だけを提示している。] [0034] 本発明に基づいて処理されなかった例である例1〜4からわかるように、4〜18mJ/m2の範囲の接合エネルギが観察された。本発明に基づいて処理された、すなわち、最初に、自然酸化物を人工酸化物に変換するための酸素処理が10秒間だけ実行され、その後に、人工酸化物を除去するための水素アルゴンプラズマが適用された例5および例6の場合、接合エネルギは、185〜240mJ/m2の範囲であった。] [0035] 結論として、酸化物のない半導体基板表面を提供するための本発明による方法を使用すれば、より大きい接合エネルギを備えた、優れた直接シリコン接合による接合基板(DSB基板29のような)を得ることができる。] [0036] 図3a〜図3iは、酸素のない表面を得るための図1a〜図1cに示される方法を用いて絶縁体半導体基板上に歪みシリコン(sSi)を設けることを目的とした本発明の第3の実施形態を示す。] 図1a 図1b 図1c 図3F 図3a 図3b 図3c 図3d 図3e 図3g [0037] 第1のステップは、シリコン基板31を準備することであり(図3a)、このシリコン基板31からは、酸化物層は、本発明による方法によって、すなわち、自然酸化物を人工酸化物に変化させ、その後に、この人工酸化物を除去する方法によって(図1a〜図1cを参照)、あるいは、ただ単に自然酸化物を除去することからなる従来技術による方法によって、すでに除去されている。] 図1a 図1b 図1c 図3a [0038] その後、シリコンゲルマニウム緩衝層33が、半導体基板31上に設けられる(図3b)。緩衝層33において、ゲルマニウム含有量は、線形にまたは段階的に増加し、緩衝層33における格子定数を徐々に変化させる。] 図3b [0039] その後、所望のゲルマニウム含有量が達成され、かつ、そのゲルマニウム含有量が緩衝層33の表面における予め定められた格子定数に一致すると、緩衝層33と同じゲルマニウム含有量を備えた緩和シリコンゲルマニウム層35が、緩衝層の界面36から緩和層35へ成長させられる(図3c)。] 図3c [0040] その後、歪みシリコン層37が、緩和層35上に成膜される(図3d)。この歪みシリコン層37は、それの格子定数をそれの下にある緩和層35の格子定数に適合させる。したがって、層37は、自然シリコンの格子定数とは異なる格子定数を有し、このことは、層37の歪んだ状態をもたらす。歪みシリコン層37は、典型的には、約200Åの厚さにまで成長させられる。] 図3d [0041] 図3eに示されるように、その後、予め定められた分割領域39が、緩和シリコンゲルマニウム層35の内部に生成される。これは、歪みシリコン層37を介してイオン(例えば、水素イオンおよび/またはヘリウムイオン)を打ち込むことによって達成される。] 図3e [0042] それに続いて、得られた基板41は、歪みシリコン層37の表面38を介して、キャリア基板43に貼り合わせられ、より詳細には、接合しており(図3fを参照)、それによって、ドナーハンドル基板45を形成する。キャリア基板は、どのような種類の基板であってもよく、特に、シリコンウェーハであってもよい。ここで、キャリア基板43は、それの表面上に酸化物層47を備える。] [0043] それに続いて、剥離ステップが、例えば、熱処理または機械的処理またはそれらを組み合わせたものを用いて実行され、予め定められた分割領域39における剥離が、達成される。これは、歪みシリコン層37を、緩和シリコンゲルマニウム層35の一部分49とともに転写することになり、緩和シリコンゲルマニウム層35の一部分49を依然として備えた絶縁体基板51上に存在する歪みシリコン(図3g)が得られる。この部分49は、その後、除去され(図3h)、絶縁体基板51上に存在する歪みシリコンが得られる。] 図3g 図3h [0044] ある特定の用途の場合、約200Åの厚さを備えた歪みシリコン層37は、満足できるものではなく、より厚い厚さの歪み層を得るために、さらなる歪みシリコン層を歪みシリコン層37上に提供することが必要となる。] [0045] 満足できる結晶品質を備えたより厚い歪みシリコン層53を得るために、歪みシリコン層37の表面からあらゆるシリコン酸化物を除去しなければならない。これを実行するために、ここでは繰り返して説明されないが、参照によりここに組み込まれる、図1a〜図1cに関して説明された本発明による方法が実行される。最初に、構造51上に存在する自然酸化物が人工酸化物に変化させられ、その後に、この人工酸化物が除去される。これにより、改善された疎水性表面が層37上に生成され、その後に、この層37は、より厚い歪みシリコン層53を備えた最終的な基板51’を得るために、歪みシリコン層を厚くするための開始面の役割をなしてもよい。] 図1a 図1b 図1c
权利要求:
請求項1 半導体基板の表面を処理するための方法であって、a)前記半導体基板(1)の前記表面を酸化させ、それにより、自然酸化物(5)を人工酸化物(7)に変換するステップと、b)前記人工酸化物(7)を除去し、特に、還元性気体プラズマおよび不活性ガスプラズマを備えた還元性プラズマによって、酸化物のない基板表面(11)を得るステップと、c)特に、接合することによって、前記半導体基板(21)を、前記半導体基板(21)の前記酸化物のない基板表面(25)側を用いて、第2の半導体基板(23)に貼り合わせるステップと、を備えた方法。 請求項2 前記半導体基板(1)が、Si(110)基板、もしくはSi(100)基板、または、SiGe緩衝層および/またはSiGe緩和層もしくは歪みシリコン層を備えたSi基板である、請求項1〜請求項5のいずれか一項に記載の方法。 請求項3 ステップa)が、前記人工酸化物(7)が化学量論的なSiO2となるように実行される、請求項6に記載の方法。 請求項4 前記第2の半導体基板(23)が、同様に、ステップa)およびステップb)に基づいて処理されている請求項9に記載の方法。
类似技术:
公开号 | 公开日 | 专利标题 KR102027205B1|2019-10-01|광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법 EP1522097B9|2010-03-03|Transfer of a thin layer from a wafer comprising a buffer layer TWI297171B|2008-05-21|Method for fabricating a germanium on insulator | type wafer US7407867B2|2008-08-05|Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate US8617962B2|2013-12-31|Method for finishing a substrate of the semiconductor-on-insulator type US6991995B2|2006-01-31|Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer EP1851789B1|2013-05-01|Thermal oxidation of a sige layer and applications thereof US7176108B2|2007-02-13|Method of detaching a thin film at moderate temperature after co-implantation KR100878060B1|2009-01-14|개선된 전기적 특성들을 갖는 복합물 기판의 제조방법 JP5364368B2|2013-12-11|Substrate manufacturing method JP4582982B2|2010-11-17|Substrate processing method US10068795B2|2018-09-04|Methods for preparing layered semiconductor structures US7253080B1|2007-08-07|Silicon-on-insulator semiconductor wafer US7018910B2|2006-03-28|Transfer of a thin layer from a wafer comprising a buffer layer US5877070A|1999-03-02|Method for the transfer of thin layers of monocrystalline material to a desirable substrate US7646038B2|2010-01-12|Method of fabricating heteroepitaxial microstructures US6563133B1|2003-05-13|Method of epitaxial-like wafer bonding at low temperature and bonded structure KR100881682B1|2009-02-06|다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 US7419884B2|2008-09-02|Method of bonding two wafers of semiconductor materials KR100803811B1|2008-02-14|반도체 웨이퍼의 표면 상태를 향상시키기 위한 방법 CN1175498C|2004-11-10|复合部件及其分离方法和半导体衬底的制备方法 JP5068635B2|2012-11-07|半導体ヘテロ構造を作製する方法 KR100764978B1|2007-10-09|마이크로 전자기기용 기판의 처리방법 및 이 방법에 의해얻어진 기판 US6150239A|2000-11-21|Method for the transfer of thin layers monocrystalline material onto a desirable substrate US6054363A|2000-04-25|Method of manufacturing semiconductor article
同族专利:
公开号 | 公开日 US8062957B2|2011-11-22| EP2091074A1|2009-08-19| US20110053342A1|2011-03-03| CN101952934A|2011-01-19| WO2009101494A1|2009-08-20| EP2091070A1|2009-08-19| KR20100114884A|2010-10-26|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-08-02| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 | 2011-08-02| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 | 2012-12-13| A761| Written withdrawal of application|Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121212 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|